블로그

Sep 24, 2023

단계의 정전 용량 값 선택

지난 기사에서는 세라믹, 알루미늄 전해 및 탄탈륨 커패시터의 주요 특성에 대해 논의했습니다. 그런 다음 출력 커패시터 등가 직렬 저항(ESR)의 역할을 조사했습니다.

지난 기사에서는 세라믹, 알루미늄 전해 및 탄탈륨 커패시터의 주요 특성에 대해 논의했습니다. 그런 다음 스위치 모드 조정기 설계에서 출력 커패시터 ESR(등가 직렬 저항)의 역할을 조사했습니다. 이제 정전 용량 값 선택과 관련된 장단점을 고려하고 원하는 출력 리플을 기반으로 한 설계 예를 살펴보겠습니다. 모든 LTspice 시뮬레이션은 그림 1의 회로도를 사용하지만 C1의 값은 변경됩니다.

더 높은 정전 용량 값과 더 낮은 정전 용량 값에는 모두 장단점이 있습니다. 의도한 애플리케이션에 가장 적합한 값이 무엇인지 결정해야 합니다. 이를 위해 두 가지 장점을 간략하게 살펴보겠습니다.

이전 기사에서 다루었듯이 커패시터 유형은 커패시턴스 값에 영향을 미칩니다. 어떤 의미에서 커패시턴스 값은 커패시터 유형을 결정하는 데에도 도움이 됩니다. 예를 들어, 높은 출력 커패시턴스를 선택하면 세라믹 커패시터를 사용하는 것이 배제됩니다. 세라믹 커패시터는 낮은 ESR을 제공하고 일반적으로 SMPS 회로에 선호되므로 이 기술을 활용하려면 더 낮은 정전 용량 값을 선택하는 것이 좋습니다.

더 작은 세라믹 커패시터 패키지는 더 낮은 인덕턴스를 가지며 결과적으로 고주파수에서 더 효과적입니다. 또한 더 낮은 출력 커패시턴스에 대한 요구 사항은 일반적으로 더 저렴하고 부피가 작은 커패시터로 해석됩니다.

마지막으로, 출력 커패시턴스를 낮게 유지하면 과도한 출력 커패시턴스 문제를 방지할 수 있습니다. 이로 인해 조정기가 시동 시 너무 많은 전류를 소모하여 과전류 보호 모드로 들어갈 수 있습니다.

전해 커패시터를 사용하면 정전용량이 증가함에 따라 ESR이 감소하는 경향이 있습니다. 또한(커패시터 유형에 관계없이) 출력 리플 크기는 출력 커패시턴스에 반비례합니다. COUT이 많을수록 ΔVOUT이 낮아집니다.

출력 리플이 주요 고려 사항이라는 점을 명심하십시오. 리플리(Ripply) 출력 전압은 선형 레귤레이터에 비해 스위치 모드 전원 공급 장치의 근본적인 약점 중 하나입니다. 일부 애플리케이션에서는 출력 리플을 최소화하는 것이 중요한 설계 목표입니다.

최대 출력 리플 사양을 염두에 두고 있다면 이를 정전 용량 값 선택을 위한 기준으로 사용할 수 있습니다. 공식은 다음과 같습니다.

$$C_{OUT}=\frac{\Delta I_L}{8\times f_S\times\Delta V_{OUT}}$$

이 공식을 사용하여 COUT의 초기 값을 선택하고 인덕터 전류 리플(ΔIL)에 대한 시뮬레이션된 값이 아직 없다고 가정해 보겠습니다. 이 경우 인덕턴스 값 선택에 대한 기사에서 처음 본 30% 규칙을 사용할 수 있습니다. 즉, 예상 출력 전류의 30%인 피크 간 인덕터 전류 리플을 목표로 합니다. 즉, ΔIL = 0.30 × 70mA = 21mA.

우리는 이미 1.5MHz의 스위칭 주파수(fS)를 선택했습니다. 이제 ΔVOUT에 대한 사양을 선택하기만 하면 됩니다.

위 공식에서는 리플이 사라질 때까지 출력 커패시턴스를 계속 추가할 수 있음을 의미하지만 실제 생활에서는 실질적인 한계가 있습니다. 예를 들어 Analog Devices의 LTM4702는 저잡음 스위칭 조정기 "Silent Switcher" 라인의 일부입니다. 이 구성 요소를 설계한 사람들은 스위처 성능 최적화에 대해 나보다 훨씬 더 많이 알고 있지만 LTM4702의 일반적인 출력 리플은 8mV입니다(200μF의 출력 커패시턴스 포함).

다행스럽게도 주어진 응용 분야에서 실제로 리플이 얼마나 낮아야 하는지 알기는 어렵지만 내 경험에 따르면 저전압 회로(아날로그 회로도 포함)는 전력선의 잡음에 상당히 강합니다(모든 IC에는 이미 자체 바이패스 커패시터).

ΔVOUT = 20mV가 달성 가능한 목표라고 생각하므로 이를 출발점으로 삼겠습니다. ΔVOUT = 20mV에서 숫자를 실행하면 다음을 얻습니다.

$$C_{OUT}=\frac{.021\A}{8\times 1500000\Hz\times .020\ V}=87.5\ nF$$

이제 LTspice 회로도로 돌아가서 C1의 값을 87.5nF로 변경해 보겠습니다. 그림 2는 VOUT의 플롯을 보여줍니다.

커서 상자에서 볼 수 있듯이 VOUT의 피크 간 변화는 20mV 이론값에 매우 가깝습니다.