블로그

Jun 06, 2023

효율적으로 최적화된 언더랩 길이가 GNR의 아날로그/RF 성능 매개변수에 미치는 영향에 대한 이해

Scientific Reports 13권, 기사 번호: 13872(2023) 이 기사 인용 101 Accesses Metrics 세부 정보 이 연구의 목적은 그래핀의 아날로그/RF 성능 특성을 조사하는 것입니다.

Scientific Reports 13권, 기사 번호: 13872(2023) 이 기사 인용

101 액세스

측정항목 세부정보

본 연구의 목적은 언더랩 엔지니어링이라는 새로운 기술을 사용하여 그래핀 나노리본(GNR) 전계 효과 트랜지스터(FET)의 아날로그/RF 성능 특성을 조사하는 것입니다. 이 연구는 일관성 있는 원자 시뮬레이션과 비평형 그린 함수(NEGF) 형식을 사용합니다. 처음에는 디지털 애플리케이션의 중요한 매개변수인 ON 전류(ION) 대 OFF 전류(IOFF) 비율을 평가하여 장치별 GNR-FET의 최적 언더랩 길이를 결정했습니다. 그 후, 아날로그/RF 성능 지표에 대한 언더랩 엔지니어링의 영향을 분석하고 고유 이득, 트랜지스터 효율성, 장치 차단 주파수와 같은 매개변수를 고려하여 포괄적인 절충 분석을 수행했습니다. 결과는 언더랩 메커니즘을 통합한 장치가 ION/IOFF 비율, 상호 컨덕턴스 생성 인자(TGF), 출력 저항(r0), 고유 이득(gmr0), 이득 주파수 곱(GFP) 및 이득 측면에서 우수한 성능을 나타냄을 보여줍니다. 전송 주파수 곱(GTFP). 그러나 언더랩 효과가 없는 장치는 가장 높은 상호컨덕턴스(gm)와 차단 주파수(fT)를 나타냅니다. 마지막으로 최적화된 GNR-FET 소자와 언더랩 효과가 없는 기존 GNR-FET 소자를 비교하기 위해 선형성 분석을 수행했습니다.

최근 수십 년 동안 잘 알려진 무어의 법칙1,2에 따라 트랜지스터 크기가 마이크로미터에서 나노미터로 눈에 띄게 감소했습니다. 그러나 첨단 전자 장치에 대한 수요가 지속적으로 증가함에 따라 실리콘 기반 트랜지스터의 크기 제한이 점점 더 어려워지고 있으며, 결국 추가적인 소형화에는 물리적 한계가 있을 것입니다. 이와 관련하여 가장 큰 장애물은 누설 전류, SS(Subthreshold Swing), DIBL(Drain-Induced Barrier Lowering) 및 속도 포화와 같은 단채널 효과(SCE)의 발생입니다. 소스 및 드레인3,4,5. 최근 연구자들은 이러한 한계를 극복할 수 있는 새로운 소재를 탐구하기 위해 광범위한 연구를 적극적으로 추진해 왔습니다. 이후 그래핀은 전자소자 분야에서 큰 주목을 받는 매우 중요한 소재로 떠올랐다. 이는 주로 풍부한 가용성과 비용 효율적인 특성으로 인해 다양한 전자 애플리케이션에 매우 매력적인 옵션이 됩니다6.

단일 탄소 원자층으로 구성된 그래핀은 미래의 반도체 장치, 특히 고주파수 응용 분야에서 매우 유망한 소재로 자리매김했습니다. 이는 주로 뛰어난 열 전도성, 높은 포화 속도, 유연성, 인상적인 기계적 강도 및 우수한 캐리어 이동성을 포함한 놀라운 특성에 기인합니다. 또한, 그래핀의 탁월한 이동성 특성으로 인해 유연성 및 무선 주파수(RF) 장치 응용 분야에 탁월한 후보가 됩니다. 상대적으로 짧은 채널에서 유리한 특성 외에도 그래핀의 밴드 갭이 부족하여 전류 ON/OFF 비율(ION/IOFF)이 좋지 않습니다. 따라서 그래핀을 소자로 사용하기 위해서는 그래핀나노리본(GNR)을 만들어야 하며, 그래핀을 기반으로 한 소자는 그래핀나노리본(GNR) 전계효과 트랜지스터(FET)로 알려져 있다.

GNR 기반 FET의 전기적 성능을 향상시키기 위해 다양한 접근 방식이 연구되었습니다. 이러한 방법에는 다양한 게이트 산화물 유전체 재료 활용, 채널 도핑, 치수 스케일링, 특정 일함수를 갖는 게이트 재료 선택, 채널에 공극 결함 도입 등이 포함됩니다. . 그러나 특히 채널 길이 엔지니어링 분야에서는 여전히 조사할 여지가 상당합니다. 이전 연구에서는 게이트 언더랩 구조를 구현하면 누설 전류, SS(Subthreshold Swing) 및 전류 ON/OFF 비율이 향상될 수 있음이 입증되었습니다. 언더랩 아키텍처의 도입은 장치의 유효 채널 길이를 조정하여 단채널 효과(SCE)를 줄이는 데 도움이 됩니다. 또한 프린징 커패시턴스28 및 GIDL(Gate Induced Drain Leakage)29을 완화하여 스위칭 전력을 줄이고 로직 애플리케이션에 대한 적합성을 향상시킵니다. 그러나 게이트와 소스 또는 드레인 사이의 언더랩은 채널 저항의 증가로 이어지며, 이는 ON 전류를 감소시키고 장치 성능에 부정적인 영향을 미칩니다. 이 문제를 해결하기 위해 언더랩이 드레인 측에 적용되는 비대칭 언더랩 구조가 선호됩니다30. 이러한 발전에도 불구하고 FET의 아날로그/RF 성능을 향상시키는 기존 방법은 여전히 ​​부적절합니다. 결과적으로 최근 연구에서는 GNR-FET의 아날로그/RF 성능을 향상시키는 데 중점을 두고 있습니다. 이는 언더랩 구조를 갖춘 GNR-FET의 아날로그 및 RF 성능 특성에 대한 추가 조사에 동기를 부여합니다. 특히, 비대칭 언더랩 메커니즘을 사용하는 GNR-FET의 아날로그/RF 성능 동작을 조사하는 사전 연구가 부족합니다.